AI大模型的训练与推理需求仍在快速攀升，单靠传统SoC堆核心、拉频率的做法逐渐触及功耗与成本边界。芯片产业开始把目光投向架构级创新，Chiplet与存算一体成为最受关注的两条路线。它们并非简单替代关系，而是在不同场景中争夺算力主导权。
算力需求倒逼架构变革
随着模型参数规模扩大，计算单元与存储单元之间的数据搬运成为能效瓶颈。传统冯·诺依曼架构下，内存墙让大量功耗消耗在搬运而非计算上。同时，先进制程逼近物理极限，单芯片面积与良率压力上升。产业需要新的组织方式，把算力、存储和互连重新组合。
Chiplet：以“搭积木”突破制造边界
Chiplet思路是将大芯片拆分为多个小芯粒，再通过先进封装与高速互连集成。它允许不同功能模块采用最适合的制程，比如计算芯粒用先进节点，I/O或模拟模块用成熟节点。这样既能提升良率，也能加快产品迭代。
对AI芯片而言，Chiplet便于扩展算力规模，通过增加计算芯粒来构建更大系统。但挑战同样明显：芯粒间互连带宽、延迟和功耗需要精细平衡。封装工艺、测试标准和跨厂商互操作生态，仍是规模化落地的关键门槛。
存算一体：向“内存墙”要能效
存算一体试图让计算发生在存储阵列附近甚至内部，减少数据往返搬运。根据实现方式不同，可分为近存计算与存内计算，前者缩短距离，后者直接在存储单元中完成部分运算。其核心优势在于能效比和低延迟，尤其适合矩阵向量乘法等AI负载。
不过，存算一体面临精度、编程模型和制造工艺的挑战。模拟存内计算难以兼顾高精度与稳定性，数字方案则可能牺牲部分能效优势。软件工具链和算法适配也需要重新设计，生态成熟度尚不及传统架构。
两条路线的交汇与竞争
Chiplet与存算一体并非完全对立。实际芯片设计中，Chiplet可以作为集成手段，把存算一体芯粒与通用计算芯粒封装在一起。这样既获得存算一体的能效，又保留Chiplet的扩展灵活性。竞争更多体现在资源投入和产业话语权上。
从应用看，云端训练更看重可扩展性和通用性，Chiplet更容易融入现有生态。边缘推理和特定AI负载则对能效敏感，存算一体可能率先找到落地场景。两者会在不同算力层级形成互补。
2026年战局：场景分化而非单一胜出
到2026年前后，AI芯片战局大概率不会出现某条路线彻底主导的局面。更可能的是，Chiplet成为高性能芯片的通用集成范式，存算一体在特定领域加速商业化。决定胜负的不仅是技术指标，还有软件生态、封装产能和客户迁移成本。
对芯片厂商而言，关键是在架构创新与生态兼容之间找到平衡。对应用方来说，算力选择将更依赖场景需求，而非单一技术标签。Chiplet与存算一体的竞合，最终会推动算力供给走向多元化和精细化。
